Sollt d'AGND an DGND Buedemschichten getrennt ginn?
Déi einfach Äntwert ass datt et vun der Situatioun hänkt, an déi detailléiert Äntwert ass datt se normalerweis net getrennt sinn.Well an deene meeschte Fäll wäert d'Trennung vun der Buedemschicht nëmmen d'Induktioun vum Retourstroum erhéijen, wat méi Schued bréngt wéi gutt.D'Formel V = L(di/dt) weist datt wann d'Induktioun eropgeet, d'Spannungsrauschen eropgeet.A wéi de Schaltstroum eropgeet (well de Konverter-Sampling-Taux eropgeet), wäert de Spannungsrausch och eropgoen.Dofir sollten d'Grondschichten matenee verbonne sinn.
E Beispill ass, datt an e puer Applikatiounen, fir traditionell Design Ufuerderunge ze erhalen, dreckeg Bus Muecht oder digital Circuit muss a bestëmmte Beräicher gesat ginn, mä och duerch d'Gréisst Aschränkungen, sou datt de Bord net eng gutt Layout Partitur erreechen kann, an dësem Fall, getrennte Buedemschicht ass de Schlëssel fir gutt Leeschtung ze erreechen.Wéi och ëmmer, fir datt de Gesamtdesign effektiv ass, mussen dës Buedemschichten iergendwou um Bord vun enger Bréck oder Verbindungspunkt verbonne sinn.Dofir sollten d'Verbindungspunkte gläichméisseg iwwer déi getrennte Buedemschichten verdeelt ginn.Schlussendlech gëtt et dacks e Verbindungspunkt op der PCB, deen déi bescht Plaz gëtt fir de Stroum zréckzekommen fir duerch ze goen ouni d'Leeschtungsdegradatioun ze verursaachen.Dëse Verbindungspunkt ass normalerweis no oder ënner dem Konverter.
Wann Dir d'Energieversuergungsschichten designt, benotzt all d'Kupferspuren déi fir dës Schichten verfügbar sinn.Wa méiglech, erlaabt dës Schichten net Ausriichtungen ze deelen, well zousätzlech Ausriichtungen a Vias kënnen d'Energieversuergungsschicht séier beschiedegen andeems se se a méi kleng Stécker opdeelen.Déi doraus resultéierend spatzen Muecht Layer kann déi aktuell Weeër pressen op wou se am meeschte gebraucht ginn, nämlech d'Kraaft Pins vun der Konverter.D'Squeeze vum Stroum tëscht de Vias an den Ausriichtungen erhéicht d'Resistenz, wat e liichte Spannungsfall iwwer d'Kraaftpins vum Konverter verursaacht.
Endlech ass d'Positioun vum Stroumversuergungsschicht kritesch.Stack ni eng Kaméidi digital Energieversuergungsschicht uewen op enger analoger Stroumversuergungsschicht, oder déi zwee kënnen nach ëmmer Koppel obwuel se op verschiddene Schichten sinn.Fir de Risiko vun der Systemleistungsdegradatioun ze minimiséieren, soll den Design dës Aarte vu Schichten trennen anstatt se zesummen ze stackelen wann ëmmer méiglech.
Kann e PCB Power Liwwerung System (PDS) Design ignoréiert ginn?
Den Designziel vun engem PDS ass d'Spannungsrippel ze minimiséieren, generéiert als Äntwert op d'Energieversuergungsstroumfuerderung.All Circuiten erfuerderen Stroum, e puer mat héijer Nofro an anerer déi Stroum erfuerderen fir méi séier geliwwert ze ginn.Mat enger voll entkoppelter Low-Impedanz Kraaft oder Buedemschicht an eng gutt PCB Lamination miniméiert d'Spannungsripple wéinst der aktueller Demande vum Circuit.Zum Beispill, wann den Design fir e Schaltstroum vun 1A entworf ass an d'Impedanz vum PDS 10mΩ ass, ass déi maximal Spannungsripple 10mV.
Als éischt sollt eng PCB-Stackstruktur entwéckelt ginn fir méi grouss Kapazitéitschichten z'ënnerstëtzen.Zum Beispill kann e sechs Schicht Stack eng Top Signalschicht enthalen, eng éischt Buedemschicht, eng éischt Kraaftschicht, eng zweet Kraaftschicht, eng zweet Buedemschicht an eng ënnescht Signalschicht.Déi éischt Buedemschicht an déi éischt Stroumversuergungsschicht ginn an der Noperschaft zueneen an der gestapelter Struktur zur Verfügung gestallt, an dës zwou Schichten sinn op enger Distanz vun 2 bis 3 Mills ausernee fir eng intrinsesch Schichtkapazitanz ze bilden.De grousse Virdeel vun dësem Kondensator ass datt et gratis ass an nëmmen an de PCB-Fabrikatiounsnotizen spezifizéiert muss ginn.Wann d'Energieversuergungsschicht muss gespléckt ginn an et gi verschidde VDD Stroumschinne op der selwechter Schicht, sollt déi gréisst méiglech Energieversuergungsschicht benotzt ginn.Loosst net eidel Lächer, awer oppassen och op sensibel Circuiten.Dëst wäert d'Kapazitéit vun där VDD Schicht maximéieren.Wann den Design d'Präsenz vun zousätzlech Schichten erlaabt, sollten zwee zousätzlech Buedemschichten tëscht der éischter an zweeter Stroumversuergungsschichten plazéiert ginn.Am Fall vun der selweschter Kärabstand vun 2 bis 3 Mils, gëtt déi inherent Kapazitéit vun der laminéierter Struktur zu dëser Zäit verduebelt.
Fir ideal PCB lamination, decoupling capacitors soll um Start Entrée Punkt vun der Muecht Fourniture Layer a ronderëm d'DUT benotzt ginn, déi wäert suergen, datt d'PDS Impedanz iwwer de ganze Frequenzbereich niddereg ass.Mat enger Zuel vun 0.001µF bis 100µF Kondensatoren hëlleft dëst Sortiment ze decken.Et ass net néideg Kondensatoren iwwerall ze hunn;docking capacitors direkt géint d'DUT wäert all Fabrikatioun Regelen Paus.Wann esou schwéier Moossnamen néideg sinn, huet de Circuit aner Problemer.
D'Wichtegkeet vun Exposed Pads (E-Pad)
Dëst ass en einfachen Aspekt fir ze iwwersinn, awer et ass kritesch fir déi bescht Leeschtung an Wärmevergëftung vum PCB Design z'erreechen.
Exposéiert Pad (Pin 0) bezitt sech op e Pad ënner de meeschte modernen High-Speed-ICs, an et ass eng wichteg Verbindung duerch déi all intern Buedem vum Chip mat engem zentrale Punkt ënner dem Apparat verbonne gëtt.D'Präsenz vun engem exponéierte Pad erlaabt vill Konverter a Verstärker fir de Besoin fir e Grondpin ze eliminéieren.De Schlëssel ass eng stabil an zouverléisseg elektresch Verbindung an thermesch Verbindung ze bilden wann Dir dëse Pad op de PCB soldéiert, soss kéint de System schwéier beschiedegt ginn.
Optimal elektresch an thermesch Verbindunge fir ausgesat Pads kënnen duerch dräi Schrëtt erreecht ginn.Als éischt, wa méiglech, sollten déi ausgesat Pads op all PCB-Schicht replizéiert ginn, wat eng méi déck thermesch Verbindung fir all Buedem ubitt an doduerch séier Wärmevergëftung, besonnesch wichteg fir héich Kraaftapparater.Op der elektrescher Säit gëtt dëst eng gutt Equipotenzialverbindung fir all Buedemschichten.Wann Dir déi ausgesat Pads op der ënneschter Schicht replizéiert, kann et als Entkupplungsgrondpunkt benotzt ginn an eng Plaz fir Heizkierper ze montéieren.
Als nächst, opgedeelt déi ausgesat Pads a verschidde identesch Sektiounen.Eng Schachbrietform ass am beschten a kann duerch Écran Kräizgitter oder Lötmasken erreecht ginn.Wärend der Reflowmontage ass et net méiglech ze bestëmmen wéi d'Lötpaste fléisst fir d'Verbindung tëscht dem Apparat an dem PCB z'etabléieren, sou datt d'Verbindung präsent ass awer ongläichméisseg verdeelt ass, oder méi schlëmm, d'Verbindung ass kleng a läit um Eck.D'Divisioun vum exponéierten Pad a méi kleng Sektiounen erlaabt all Gebitt e Verbindungspunkt ze hunn, sou datt eng zouverléisseg, gläichméisseg Verbindung tëscht dem Apparat an dem PCB garantéiert.
Schlussendlech sollt et gesuergt ginn datt all Sektioun eng Iwwer-Lachverbindung mam Buedem huet.D'Gebidder si meeschtens grouss genuch fir verschidde Vias ze halen.Virun der Assemblée, gitt sécher all Vias mat Lötpaste oder Epoxy ze fëllen.Dëse Schrëtt ass wichteg ze suergen, datt d'ausgesat Pad solder Paste net zréck an d'vias Huelraim fléisst, déi soss reduzéieren d'Chancen vun enger adäquate Verbindung.
De Problem vun der Kräizkupplung tëscht de Schichten am PCB
Am PCB Design, wäert de Layout wiring vun e puer héich-Vitesse converters zwangsleefeg eng Circuit Layer Kräiz-Koppel mat aneren hunn.A verschiddene Fäll kann déi sensibel Analog Schicht (Kraaft, Buedem oder Signal) direkt iwwer d'High-Noise Digital Schicht sinn.Déi meescht Designer mengen dat ass irrelevant well dës Schichten op verschiddene Schichten sinn.Ass dëst de Fall?Loosst eis en einfachen Test kucken.
Wielt eng vun den ugrenzend Schichten a sprëtzen e Signal op deem Niveau, verbënnt dann déi Kräiz-gekoppelt Schichten un e Spektrumanalysator.Wéi Dir gesitt, ginn et ganz vill Signaler, déi mat der ugrenzend Schicht gekoppelt sinn.Och bei enger Distanz vu 40 Mills gëtt et e Sënn, an deem déi ugrenzend Schichten nach ëmmer eng Kapazitéit bilden, sou datt op e puer Frequenzen d'Signal nach ëmmer vun enger Schicht an déi aner gekoppelt ass.
Unzehuelen datt en héije Kaméidi digitalen Deel op enger Schicht en 1V Signal vun engem Héichgeschwindegkeetschalter huet, wäert déi net ugedriwwe Schicht en 1mV Signal gesinn, dat aus der ugedriwwener Schicht gekoppelt ass, wann d'Isolatioun tëscht Schichten 60dB ass.Fir eng 12-bëssen Analog-ze-digital Converter (ADC) mat engem 2Vp-p voll-Skala Schwong, heescht dat 2LSB (mannst bedeitendst bëssen) vun Kopplung.Fir e bestëmmte System kann dat net e Problem sinn, awer et sollt bemierkt datt wann d'Resolutioun vun 12 op 14 Bit erhéicht gëtt, erhéicht d'Sensibilitéit mat engem Faktor vu véier an domat erhéicht de Feeler op 8LSB.
Ignoréieren Kräiz-Fliger / Kräiz-Layer Kopplung kann net de System Design Ursaach versoen, oder den Design schwächen, mee e muss waakreg bleiwen, well et méi Kopplung tëscht den zwou Schichten kann wéi een erwaart.
Dëst sollt bemierkt ginn wann Kaméidi spurious Kupplung am Zilspektrum fonnt gëtt.Heiansdo Layout wiring kann zu ongewollt Signaler oder Layer Kräiz-Kopplung zu verschiddene Schichten Féierung.Halt dëst am Kapp wann Dir sensibel Systemer Debugging: de Problem kann an der Layer drënner leien.
Den Artikel gëtt aus dem Netz geholl, wann et eng Verletzung ass, kontaktéiert w.e.g. fir ze läschen, Merci!
Post Zäit: Apr-27-2022