1. Komponent Layout
Layout ass am Aklang mat den Ufuerderunge vun der elektrescher Schema an der Gréisst vun de Komponenten, d'Komponente sinn gläichméisseg an ordentlech op der PCB arrangéiert, a kënnen d'mechanesch an elektresch Leeschtungsfuerderunge vun der Maschinn erfëllen.Layout raisonnabel oder net nëmmen Afloss op d'Performance an Zouverlässegkeet vun der PCB Assemblée an der Maschinn, mä beaflosst och de PCB a seng Assemblée Veraarbechtung an Ënnerhalt vun der Schwieregkeetsgrad, also probéieren déi folgend ze maachen wann de Layout:
Uniform Verdeelung vun Komponente, déi selwecht Eenheet vun Circuit Komponente soll relativ konzentréiert Arrangement ginn, sou wéi Debugging an Ënnerhalt ze erliichteren.
Komponente mat Interconnections solle relativ no beienee arrangéiert ginn fir d'Verdrahtungsdicht ze verbesseren an déi kuerst Distanz tëscht Ausriichtungen ze garantéieren.
Wärmeempfindlech Komponenten, d'Arrangement sollt wäit vun de Komponenten sinn, déi vill Hëtzt generéieren.
Komponenten déi elektromagnéitesch Interferenz matenee kënnen hunn, solle Schirm- oder Isoléierungsmoossnamen huelen.
2. Wiring Regelen
Wiring ass am Aklang mat der elektresch schematesch Diagramm, Dirigent Dësch an de Besoin fir d'Breet an Abstand vun der gedréckt Drot, wiring soll allgemeng mat de folgende Reegele entspriechen:
An der Viraussetzung fir d'Ufuerderunge vum Gebrauch ze erfëllen, kann d'Verdrahtung einfach sinn wann net komplizéiert d'Uerdnung vun de Verkabelungsmethoden fir Single-Layer eng Duebelschicht → Multi-Layer ze wielen.
D'Drähten tëscht deenen zwee Verbindungsplacke sinn esou kuerz wéi méiglech geluecht, a sensibel Signaler a kleng Signaler ginn als éischt fir d'Verzögerung an d'Interferenz vu klenge Signaler ze reduzéieren.D'Input Linn vun Analog Circuit soll nieft der Buedem Drot Schëld geluecht ginn;déi selwecht Schicht vum Drot Layout soll gläichméisseg verdeelt ginn;d'leitend Beräich op all Layer soll relativ equilibréiert ginn, fir de Bord ze verhënneren aus warping.
Signallinnen fir d'Richtung z'änneren sollen diagonal oder glat Iwwergang goen, an e gréissere Krümmungsradius ass gutt fir elektresch Feldkonzentratioun ze vermeiden, Signalreflexioun an zousätzlech Impedanz ze generéieren.
Digital Circuiten an Analog Kreesleef an der wiring soll getrennt ginn géigesäitege Stéierungen ze vermeiden, wéi an der selwechter Layer soll de Buedem System vun den zwee Circuiten an d'Energieversuergung System Drot getrennt geluecht ginn, d'Signal Linnen vun ënnerschiddleche Frequenzen soll geluecht ginn. an der Mëtt vum Buedem Drot Trennung Kräiztalk ze vermeiden.Fir Komfort ze testen, sollt den Design déi néideg Breakpunkten an Testpunkte setzen.
Circuit Komponente Buedem, verbonne mat der Energieversuergung wann d'Ausrichtung sou kuerz wéi méiglech ass fir intern Resistenz ze reduzéieren.
Déi iewescht an déi ënnescht Schichten solle senkrecht openee sinn fir d'Kopplung ze reduzéieren, net déi iewescht an déi ënnescht Schichten ausriichten oder parallel.
Héich-Vitesse Circuit vun MÉI I / O Linnen an differentiell amplifier, equilibréiert amplifier Circuit IO Linn Längt soll gläich sinn onnéideg Verspéidung oder Phase Verréckelung ze vermeiden.
Wann de solder Pad mat engem gréissere Beräich vun conductive Beräich ugeschloss ass, soll en dënnen Drot vun Längt net manner wéi 0,5 mm fir thermesch Isolatioun benotzt ginn, an d'Breet vun der dënn Drot soll net manner wéi 0,13 mm ginn.
Den Drot am nootste vum Bord vum Bord, d'Distanz vum Rand vum gedréckte Bord soll méi wéi 5 mm sinn, an de Buedemdraht kann no beim Bord vum Bord sinn wann néideg.Wann de gedréckte Bord Veraarbechtung an de Guide agesat ginn, soll den Drot vum Bord vum Bord op d'mannst méi grouss sinn wéi d'Distanz vum Guide Slot Déift.
Doppelseiteg Verwaltungsrot op der ëffentlecher Muecht Linnen a Buedem Dréit ofgepëtzt, sou wäit wéi méiglech, no bei de Bord vun der Verwaltungsrot geluecht, an am Gesiicht vun der Verwaltungsrot verdeelt.Multilayer Board kann an der banneschter Schicht vun der Stroumversuergungsschicht a Buedemschicht opgeriicht ginn, duerch d'metalliséierter Lach an d'Muechtlinn an d'Gronddrotverbindung vun all Schicht, déi bannescht Schicht vum grousse Gebitt vum Drot a Stroumleitung, Buedem. Drot soll als Netz entworf ginn, kann d'Verbindung Kraaft tëscht de Schichten vun multilayer Verwaltungsrot verbesseren.
3. Drot Breet
D'Breet vum gedréckte Drot gëtt festgeluegt duerch de Laaschtstroum vum Drot, der zulässlecher Temperaturerhéijung an der Adhäsioun vun der Kupferfolie.Allgemeng gedréckt Verwaltungsrot Drot Breet vun net manner wéi 0.2mm, d'Dicke vun 18μm oder méi.Wat méi dënn ass den Drot, dest méi schwéier ass et ze verarbeiten, also am Verdrahtungsraum erlaabt d'Konditiounen, sollten passend sinn fir e méi breeden Drot ze wielen, déi üblech Designprinzipien sinn wéi follegt:
D'Signallinne sollen déiselwecht Dicke sinn, wat fir d'Impedanzmatchung förderlech ass, d'allgemeng empfohlene Linnebreet vun 0,2 bis 0,3 mm (812mil), a fir den Kraaftgrond, wat méi grouss d'Ausrichtungsfläch ass, wat besser d'Interferenz ze reduzéieren.Fir Héichfrequenz Signaler ass et am beschten d'Buedemleitung ze schützen, wat den Iwwerdroungseffekt verbesseren kann.
An Héich-Vitesse Circuiten a Mikrowellenkreesser, déi spezifizéiert charakteristesch Impedanz vun der Iwwerdroungslinn, wann d'Breet an d'Dicke vum Drot déi charakteristesch Impedanzfuerderunge entspriechen.
An héich-Muecht Circuit Design, soll d'Muecht Dicht och zu dëser Zäit Rechnung gedroe ginn soll d'Linn Breet Rechnung huelen, deck an Isolatioun Eegeschafte tëscht de Linnen.Wann den banneschten Dirigent, ass déi erlaabt Stroumdicht ongeféier d'Halschent vum baussenzege Dirigent.
4. Gedréckt Drot Abstand
D'Isolatiounsresistenz tëscht de gedréckte Board Surface Dirigenten gëtt festgeluegt duerch d'Draadabstand, d'Längt vun de parallele Sektiounen vun den ugrenzenden Drot, d'Isolatiounsmedien (inklusive Substrat a Loft), am Verdrahtungsraum erlaabt d'Konditiounen, solle passend sinn fir d'Draadabstand ze erhéijen .
Post Zäit: Februar-18-2022